## 明細書

# 半導体装置およびその製造方法

## 5 技術分野

10

15

20

25

本発明は半導体装置およびその製造方法に関する。より詳細には、複数の半導体チップが1つの電子部品として組み立てられている、いわゆるマルチチップモジュール(MCM; Multi-Chip Module)技術を適用した半導体装置およびその製造方法に関する。

# 背景技術

電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術とともに、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、さらなる高密度実装を実現するため、多層配線支持基板やベアチップ実装などに加え、複数の半導体素子(半導体チップ)を予め1つの電子部品として同一の支持基板に搭載して実装するMCM技術が開発されている。このMCM技術は、1つの基板上に2つ以上の半導体チップを組み込むことで、実質的な多機能化を実現している。

MCM技術を用いた半導体装置では、支持基板上に同一もしく は異なる機能を有する複数の半導体チップを搭載するが、各半導 体チップ上には、それぞれの機能素子が形成された内部回路(コ ア部)と、各内部回路から引き出された外部接続回路(いわゆる インタフェース回路)と、外部接続回路に接続された電極パッド

2

が設けられる。そして、各半導体チップは、電極パッド間に設けられた配線によって接続される。電極パッドは、チップ間接続だけでなく、機能検査時の針当てにも使われる。

このようなMCM型の半導体装置では、複数の半導体チップの機能が1つの半導体チップ内に作り込まれたシステムLSI型の半導体装置と比較して、同程度の高機能化を実現しながらも、設計工程およびウエハ工程が簡略化されるため、歩留まりや製造コスト、さらにはTAT (Turn Around Time) の短縮化と言った点で有利である。

5

20

25

10 ところが、従来のMCM型の半導体装置においては、複数の半導体チップの内部回路間を接続する際、一旦内部回路からの信号ラインを外部接続回路まで引き出し、その後他方の半導体チップに設けられている外部接続回路と接続するようにしている。このため、外部接続回路による消費電力とこれに起因した半導体装置内における発熱量の増加により、信頼性低下が問題となる。また、外部接続回路が面積的に無駄であるという問題もある。

また半導体チップ内で、内部回路から外部接続回路まで配線するので、チップ内部の信号の発生地点とチップ外部への信号の伝達先との間の配線がかなり迂回することになる場合があり、チップ面積の無駄や、信号の伝達速度の低下、すなわち高速動作が困難になるという問題が生じる。

このような問題を解決する一手法として、たとえば、特開平7 -153902号公報に記載のように、複数の半導体チップのうち少なくとも一方についてはコア部のみとし、このコア部と外部の機器や他のチップとを接続するというように、チップ外部との接続のために搭載されている外部接続回路を切り離す技術が提

15

案されている。この技術により、チップ面積の無駄を防止すると ともに、高速動作が可能で、かつ低消費電力化が可能になる。

しかしながら、この特開平7-153902号公報に記載の技術では、コア部と外部の機器や他チップとを接続することに起因して、外部機器(一方の半導体チップに対する他方の半導体チップを含む)との接続の際に接続配線(ボンディイングワイヤ)を使う場合には、半導体チップに帯電した電荷がチップ間の信号ラインに流れ込むことによって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりする(纏めて静電気ダメージともいう)場合があることが分かった。

また、バンプ(Bump;突起電極)を使ってチップ間の接続を取るフリップチップ方式やTAB(Tape automated bonding)方式の場合には、バンプをチップ表面に形成する際のプラズマダメージにより、チップ内部回路に用いる素子の特性が劣化したり破壊されたりする(纏めてプラズマダメージともいう)ことがあることも分かった。

これらの静電気ダメージやプラズマダメージの問題は、M C M の信頼性や歩留まりを悪化させる原因となるので問題である。

本発明は、上記事情に鑑みてなされたものであり、高速動作が 20 可能で、かつ低消費電力化が可能であるとともに、MCMの信頼 性や歩留まりの低下を防止することのできるMCM型の半導体 装置およびその製造方法を提供することを目的とする。

### 発明の開示

25 本発明に係る半導体装置は、複数の半導体チップのそれぞれに 形成されている内部回路同士を接続する信号ラインを電気的に

10

15

20

25

直接に接続されているものとするとともに、内部回路同士を接続する信号ラインの、前記接続に関わるダメージからチップ上の半導体素子を防止するための第1の保護回路を設けるようにした。

なお、完成した半導体装置の形態としては、共通の支持基板(インタポーザやマザーボード)上に複数の半導体チップが平面上に 隣接して並べられて搭載された形態に限らず、複数の半導体チップを積み重ねた状態(フェイスダウン実装)のものであってもよい。後者の場合、実質的には、一方を他方の支持基板として用いたようになり、インタポーザを別途用意する必要がなく、インタポーザ用のコストが掛からない低コストなMCM装置を実現できる。

本発明に係る半導体装置の製造方法では、先ず、内部回路と、他方の半導体チップ上の内部回路との間での電気的かつ直接的な接続に関わるダメージから内部回路内の半導体素子を防止するための第1の保護回路とを搭載した状態で、複数の半導体チップについてそれぞれ、内部回路の機能検査を行なう。

この後、少なくとも第1の保護回路を搭載した状態のままで、 双方の内部回路間の信号ラインを電気的に直接に接続する。接続 手法としては、たとえばボンディングワイヤーやバンプを利用す るとよい。

なお、半導体チップにおける前述の接続の対象となる部分(接続対象部分)に外部接続回路が形成されている場合には、この接続対象部分の外部接続回路における少なくとも一部を信号ライン(つまり内部回路側)から電気的に切り離した後に、双方の内部回路間の信号ラインを電気的に直接に接続するようにするとよい。

15

20

25

この切離しの手法としては、たとえばレーザブローやRIE (reactive ion etching) などのドライエッチングを利用して、内部回路との間の信号配線のみを切断する方法や、接続対象部分の半導体チップ部分を物理的に切断除去(切り離す)する方法を用いることができる。こうすることで、接続対象部分については、外部接続回路の全体もしくは一部を使用しないようになるので、消費電力を抑えることができるし、信号遅延の問題を防止することもできる。

双方の内部回路間を直接に接続する信号ライン上に設けられ 10 る第1の保護回路は、複数の半導体チップのうち少なくとも一方、 好ましくは双方のチップ上において、他方の内部回路との接続部 分と当該半導体チップ上の内部回路との間の信号ライン上に配 置するのがよい。

また、外部接続回路が外部機器との接続時におけるダメージから半導体素子を保護する第2の保護回路を備えている場合、前述の内部回路間を直接に接続する信号ライン上に第1の保護回路を設ける。事実上、第1と第2の保護回路とが別々に設けられる。

なお、第1の保護回路は、チップ双方の内部回路間を直接に接続する際のダメージを保護することを目的とするものであるから、その保護能力は、その目的を達成するに足りるだけの保護能力を有していればよい。外部機器との接続や機能検査などに使用される外部接続回路内にも接続時のダメージから半導体素子を保護する目的で第2の保護回路が設けられることがあるが、第1の保護回路の保護能力は、この第2の保護回路の保護能力と同じである必要はない。

また、第1の保護回路は、チップ双方の内部回路間を直接に接

6

続する際のダメージを保護することを目的とするものであるから、接続工程終了後には不要なものである。また、信号ライン上にこの保護回路が存在すると信号ライン上に配された負荷となるので、むしろない方が好ましい。

5 よって、接続工程終了後には、この第1の保護回路を信号ラインから電気的に切り離すようにするのがよい。この切離しの手法としては、たとえばレーザブローやRIEなどのドライエッチングを利用することの他に、入出力間をオンオフ可能な切替回路を使用して、接続工程時にはオンさせることで保護回路を機能させ、10 接続工程終了後はオフさせることで第1の保護回路を信号ライ

ンから切り離すようにしてもよい。

15

なお、この切替回路も信号ラインの負荷となり得るので、デバイス回路設計時には、保護回路および切替回路の各回路構成と、 それらの信号ラインに対する負荷とを考慮して、切替回路を設けることが好ましいのか否かを判断するのがよい。

本発明の上記構成に依れば、内部回路間を電気的に直接に接続することで、外部接続回路を介して接続する場合よりも、電力消費が防止されるとともに、動作遅延が防止され、高速動作が可能な装置にすることができる。

20 加えて、内部回路間を電気的に直接に接続している信号ライン上に、回路間を接続する際の静電気やプラズマによるダメージからチップ上の半導体素子を保護する保護回路を設けるようにしたので、内部回路間を電気的に直接に接続する際や接続用の突起電極を形成する際、それらのダメージから素子を保護することが可能となり、MCM装置の信頼性や歩留まりの低下を防止することができる。

つまり、小型化、低消費電力化、あるいは高速化を目的として外部接続回路の全部もしくは一部を内部回路側から切り離して、複数の半導体を搭載したMCM型の半導体装置を製造するようにしても、内部回路間を直接に接続する信号ライン上に保護回路を備えることで、小型化、低消費電力化、あるいは高速化を達成するのと同時に、MCMの信頼性向上と歩留まりの向上をも可能にできる。

## 図面の簡単な説明

10 第1図は、本発明を適用した半導体装置の第1実施形態を示す 平面図である。

第2A図乃至第2C図は、外部接続回路の一構成例と、チップ間接続部におけるチップ内部回路間の接続手法を説明する図である。(その1)

15 第3A図乃至第3C図は、外部接続回路の一構成例と、チップ間接続部におけるチップ内部回路間の接続手法を説明する図である。(その2)

第4A図乃至第4C図は、第1実施形態の半導体装置1の製造方法を説明する図である。

20 第 5 A 図乃至第 5 B 図は、本発明を適用した半導体装置の第 2 実施形態を説明する図である。

第6A図乃至第6B図は、本発明を適用した半導体装置の第3 実施形態を説明する図である。(その1)

第7A図乃至第7B図は、本発明を適用した半導体装置の第3 25 実施形態を説明する図である。(その2)

第8図は、本発明を適用した半導体装置の第4実施形態を示す

断面図である。

## 発明を実施するための最良の形態

以下、図面を参照して本発明の実施形態について詳細に説明す る。なお、後述する各実施形態において同一の構成要素には同一 5 の符号を付し、重複する説明は省略する。なお、本実施形態の半 導体装置は、本出願人が特願2002-67969号や特願20 0 2 - 1 9 1 0 6 4 号にて提案している、チップ外部との接続の ために搭載されている外部接続回路を切り離す技術を採用して、 複数の半導体チップ上に形成されているチップ内部回路間を電 10 気的に直接に接続するとともに、本発明特有の構成である保護回 路を、前述のチップ内部回路間を電気的に直接接続している信号 ライン上に設けるようにしている。以下具体的に説明する。

#### <第 1 実 施 形 態 >

20

第1図は、本発明を適用した半導体装置の第1実施形態を示す 15 平面図である。この図に示す半導体装置1は、略方形状の複数(第 1 図では2つで示す)の半導体チップ20,22を支持基板10 上に搭載してなる、いわゆるMCM型の半導体装置である。

ここで、第1の半導体チップ20は、たとえば信号処理用の口 ジック回路がチップ内部回路30として形成されたロジック用 の半導体チップである。一方、第2の半導体チップ22は、たと えば32ビットバスのDRAM (Dynamic RAM ) 回路がチップ内 部回路32として形成されたメモリ用の半導体チップである。な お、半導体チップ 2 0 、 2 2 のチップ内部回路 3 0 、 3 2 の構成 は、これらに限定されない。 25

半導体チップ20,22は、たとえば、支持基板10上に、回

10

15

路形成面を上方に向けた状態でダイボンディングされている。そして、これらの半導体チップ20,22を覆う状態で、支持基板10上には、図示を省略した絶縁膜が形成されている。

また、半導体チップ20,22には、それぞれのチップ内部回路30,32から引き出された複数の外部接続回路40,42と、各外部接続回路40,42に接続された電極パッド50,52とが設けられている。

電極パッド50,52は、半導体チップ20,22の機能検査を行なうためのものであり、たとえば第1図に示したように、各半導体チップ20,22の外周に沿って配置されている。

一方、半導体チップ20,22間のチップ間接続部11には、この電極パッド50,52は設けられていない。そして、電極パッド50,52および外部接続回路40,42を介することなく、チップ内部回路30,32同士を接続エリア30a,32aの接続ポイント56,58にて直接に接続配線12によって半導体チップ20,22間の接続を取ることとする。なお、"電極パッドおよび外部接続回路を介することなく"とは、"電気信号的にこれらの部材を経由することなく"、と言う意味である。

チップ間接続部 1 1 の電極パッド 5 0, 5 2 と外部接続回路 4 0, 4 2 が、半導体装置 1 完成時には事実上不要となるので、たとえば、チップ間接続部 1 1 の電極パッド 5 0, 5 2 と切離対象の外部接続回路 4 0, 4 2 とを物理的に切り離すことで、このチップ間接続部 1 1 の両者間を近接させるようにしてもよい。この状態を示したのが第 1 図である。

25 また、チップ間接続部 1 1 の電極パッド 5 0 , 5 2 と外部接続 回路 4 0 . 4 2 とを他の 3 辺と同様に物理的には残しつつ、チッ

10

15

20

プ内部回路30,32との間の配線部分(図示せず)を、たとえばレーザプローまたはRIE (reactive ion etching)などのドライエッチング手段によって電気的に切り離しておき、その切り離した部分の近傍におけるチップ内部回路30,32側の接続ポイント56,58にて、接続配線12により接続するようにしてもよい。

また、チップ間接続部11の電極パッド50,52と外部接続回路40,42とを他の3辺と同様に物理的には残しつつ、切離対象の外部接続回路40a(42a)とチップ内部回路30(32)との間に、両者間を電気的にオンオフ可能な、すなわち電気的な接続と分離とを切替可能な切替回路(分離回路)を設けるようにしてもよい。この切替回路に対する制御部分の回路構成としては、たとえば外部からの信号によりなされる形態の回路構成としてもよいし、あるいは接続配線12によってチップ内部回路30,32が接続された時点で、自動的にこれを検知してチップ間接続部11部分の外部接続回路40,42をチップ内部回路30,32に対して電気的に切り離すような構成としてもよい。

チップ内部回路 3 0, 3 2 を直接に接続する接続配線 1 2 は、たとえば、上述した絶縁膜上にパターニングによって配設され、この絶縁膜に形成された接続エリア 3 0 a, 3 2 a 部分の接続ポイント 5 6, 5 8 にて、図示しない接続孔を介して各半導体チップ 2 0, 2 2 のチップ内部回路 3 0, 3 2 に接続されるようにする。

なお、接続配線 1 2 が接続される接続エリア 3 0 a , 3 2 a 部 25 分は、チップ内部回路 3 0 , 3 2 を構成する配線(信号線)の一 部を電極パッド状に成形してなるか、またはこの信号線に電極パ

20

ッドを接続させることで、接続に十分な面積を有していることと する。

また、本発明に関わる特有の構成として、接続エリア30a,32aには、チップに帯電した電荷によるチップ間接続時の静電破壊や、電気的に接続する際に用いるバンプをチップ表面に形成する際のプラズマダメージから、チップ内部回路30,32に用いる図示しない半導体素子を保護するための保護部材が設けられるようになっている。この点については、後で詳しく説明する。

<外部回路と保護付きチップ間接続>

10 第2A図乃至第2C図および第3A図乃至第3C図は、外部接続回路40,42の一構成例と、チップ間接続部11におけるチップ内部回路30,32間の接続手法を説明する図である。ここで、第2A図および第3A図は、本発明の一実施形態における手法の一例を示し、第2B図は、特願2002-67969号や特15 願2002-191064号における手法の一例を示す。また、第2C図および第3C図は、チップ間接続部11における外部接続回路40、42近傍の変形例を示す。

外部接続回路40,42としては、たとえば、第2A図,第2B図に示すように、I/O(入出力、I;Input,O;0utput)回路400、電源回路402、さらには静電保護回路(本発明の第2の保護回路の一例)404などによって構成されている。機能検査時には、それぞれの内部配線14から個別に外部接続回路40(42)を経由した引出配線16と接続されている電極パッド50(52)に、チップテストのための針当てがなされる。

25 なお、図では、各外部接続回路40,42に対して電源回路402を設けているが、このように、電源回路402を外部接続回

12

路40,42ごとに設けるのではなく、所定数分や全ての外部接続回路40,42分について、1つの電源回路402を共用する構成としてもよい。

また、第2C図に示すように、各外部接続回路40(42)および電極パッド50(52)は、チップ内部回路30(32)を引き出す複数(図面においては5本)の内部配線14で共有され、それを1つの引出配線16にて電極パッド50(52)に伝達する構成であってもよい。この場合、外部接続回路40(42)は、たとえばチップ内部回路30(32)からの信号を蓄え、直列信号処理をしてチップ外部に信号を送り、また逆の信号処理をして元の信号に復元するという処理を、外部接続回路40(42)内の図示しないI/O回路にて行なう構成とする。

5

10

第 2 C 図 に 示 す 構 成 の 外 部 接 続 回 路 4 0 ( 4 2 ) で は 、 チ ッ プ 内部回路30(32)からの内部配線14は、外部接続回路40 (42)に接続され、直列信号処理が外部接続回路40(42) 15 内でなされ、内部配線14の本数よりも少ない数の電極パッド5 0 (52) に接続されている。また、チップ間接続部11に関し ては、チップ内部回路30(32)側からの各内部配線14が、 外部接続回路40(42)の前段の接続ポイント56(58)に おいて、他方の半導体チップ20の接続ポイント58(56)へ 20 も接続されるようになっている。機能検査時には、共用化された 電極パッド50(52)に、チップテストのための針当てがなさ れる。こうすることで、テスト時に必要な信号線の数よりも少な い電極パッド 5 0 ( 5 2 ) を使って少ないピン数で機能検査を行 なうことができる。また、チップ間接続部11に関しては、チッ 25 プ内部回路30(32)側からの各内部配線14が、外部接続回

路40(42)の前段の接続ポイント56(58)において、他 方の半導体チップ20の接続ポイント58(56)へも接続され るようになっている。

上記のような構成の外部接続回路40(42)が、第1図に示したように方形状の半導体ップ20,22の縁辺に所定数分だけ配される。一方、チップ間接続部11部分については、チップ内部回路30(32)側と外部接続回路40(42)側とを、分離ポイントSP1(SP;Separation Point) にて電気的に分離する。

10 たとえば、チップ内部回路 3 0 (3 2) 側と外部接続回路 4 0 (4 2) 側とを接続している内部配線 1 4 を分離ポイント S P 1 で切断し、この分離ポイント S P 1 よりもチップ内部回路 3 0 (3 2) 側の接続ポイント 5 6 · (5 8) にて、他方のチップ内部回路 3 2 (3 0) 側の接続ポイント 5 8 (5 6) と、接続配線 1 2 により接続するようにする。こうすることで、チップ間接続部 1 1 については、チップ内部回路 3 0,3 2 を、電極パッド 5 0,5 2 および外部接続回路 4 0,4 2 を電気的に経由することなく、接続することができる。

なお、この際には、もはや不要となる外部接続回路40(42) 20 を、電気的だけではなく、物理的にも切り離すようにしてもよい し、そのまま残しておいてもよい。物理的には残しておく場合に は、分離回路を使用して、信号ラインから電気的に切り離す手法 を用いるとよい。

たとえば、チップ間接続部11については、第3A図および第 25 3B図に示すように、他方のチップ内部回路32(30)との間 を接続配線12により接続を取るための接続パッド59を切離

10

15

20

対象の外部接続回路 4 0 a (4 2 a)の近傍に内部配線 1 4 分だけ設ける。この接続パッド 5 9 は、他方のチップ内部回路 3 2 (3 0)との間の接続を図ることができる程度に微細なものでよく、機能検査用の針当てにも使われる電極パッド 5 0 (5 2)に比べると遙かに小さくてよい。

ここで、第2C図に示す外部接続回路40の場合には、第3C図に示すように、各内部配線14に対応する各接続ポイント56(58)を分離の境界線と略平行に半導体チップ20側にて列(一列に限らず数個おきの複数列でもよい)に並ぶようにする。内部配線14と接続パッド59との間は、接続ポイント56(58)からの内部引出線12aにて接続する。

そして、チップ内部回路 3 0 , 3 2 に対する切離対象の外部接続回路 4 0 a , 4 2 a や電極パッド 5 0 a , 5 2 a の切断位置は、第 2 A 図乃至第 2 C 図に示す回路図の分離ポイント S P 1 、すなわちチップ内部回路 3 0 , 3 2 と外部接続回路 4 0 a , 4 2 a との間で、第 3 A 図および第 3 B 図に示したように、チップ内部回路 3 0 , 3 2 側に接続パッド 5 9 を残す位置でもある分離ポイント S P 1 上に分離の境界を設けることで実現する。この分離の境界で切断すれば、外部接続回路 4 0 a (4 2 a) や電極パッド 5 0 a (5 2 a) が半導体チップ 2 0 (2 2) から物理的に切り離される。

以上のような構成の半導体装置1においては、入出力 I / O 回路400、電源回路402、あるいは静電保護回路404について、それぞれ一部(接続されるチップ間の部分)を半導体チップ20、22から切り離し、支持基板10上に搭載された半導体チップ20、22間を、外部接続回路40、42を介することなく、

15

半導体チップ20,22のチップ内部回路30,32部分間において直接接続する構成となっている。

このため、外部接続回路 4 0, 4 2 を介して半導体チップ 2 0, 2 2 のチップ内部回路 3 0, 3 2 間が接続されている半導体装置と比較して、消費電力の大きな回路である外部接続回路 4 0, 4 2 の使用を削減することで、外部接続回路 4 0, 4 2 での電力消費の低減を図ることができる。また、半導体装置 1 の信頼性の向上を図ることも可能になる。

5

加えて、外部接続回路 4 0, 4 2 (たとえば I / O 回路 4 0 0) 10 を介さずに各半導体チップ 2 0, 2 2 を電気的に直接に接続する ようにしているので、外部接続回路 4 0, 4 2 を介して半導体チップ 2 0, 2 2 間を接続することによる動作遅延を防止し、半導 体装置 1 の高速動作を達成することが可能になる。

また、半導体チップ20,22間が、外部接続回路40,42 を介することなく、半導体チップ20,22のチップ内部回路3 0,32部分間において直接接続されていると言うだけではなく、 このチップ内部回路30,32部分に余分な外部接続回路が接続 されていない。このため、この余分な外部接続回路への電流の流 れ込みが防止され、確実に電力消費の低減を図ることができ、ま 20 た余分な外部接続回路を残すための半導体チップ面積分を縮小 でき、半導体装置の小型化を図ることができる。

特に、第2C図を用いて説明したように、外部接続回路40, 42が、チップ内部回路30,32を引き出す複数の内部配線1 4で共有される場合、外部接続回路40,42において大きな電 25 力が消費されることになるが、チップ内部回路30,32間の接 続部分には、このような外部接続回路40,42が設けられてい

16

ないため、大幅に電力消費を防止することができる。

10

15

20

25

ただし、第2B図に示すように、分離ポイントSP1にて外部接続回路40,42の切り離しを行ない、チップ間接続の際にチップ内部回路30,32同士を接続配線12により直接に接続した場合にはチップに帯電した電荷による静電破壊が生じ得る。このため、チップ内部回路30,32に用いる、図示しない半導体素子の特性が劣化したり破壊されたりすることがある。

そこで、本実施形態の構成においては、このようなチップに帯電した電荷による、チップ間接続時の静電破壊やバンプをチップ表面に形成する際のプラズマダメージから、チップ内部回路30,32に用いる半導体素子を保護するため、これら問題点に対する保護部材を、チップ間接続部11とチップ内部回路30,32との間に設けるようにしている。具体的には、第2A図や第3A図、第3C図に示すように、半導体チップ20(22)の接続エリア30a(32a)部分に、ダイオード406aなどからなる静電気ダメージを保護する目的の保護回路(本発明の第1の保護回路の一例)406を設けている。

保護回路406は、半導体チップ20,22のチップ内部回路30,32間を電気的に直接に接続している信号ライン(接続配線12、内部引出線12a、内部配線14)上の何れかの位置に設けてあればよい。ただし、各チップ内部回路30,32の半導体素子を確実に保護するという点では、第3B図に示すように、それぞれの半導体チップ20(22)上において、それぞれの接続パッド59とチップ内部回路30(32)との間の内部配線14や内部引出線12a上に保護回路406を設けるのがよい。

なお、必ずしも好ましい手法といえないが、たとえば中継パッ

17

ドベースと中継パッドを介することで、一方のチップ内部回路3 0 (32)から一旦中継パッドベースへ接続し、さらにこの中継 パッドペースから他方のチップ内部回路32(30)へと接続す るようにしてもよい。この場合の保護回路406の配置位置は、 前述と同様に、それぞれの半導体チップ20(22)上において、 それぞれの接続パッド59とチップ内部回路30(32)との間 の内部配線14や内部引出線12a上に設けるのがよい。

5

10

15

25

また、半導体チップ20,22上の半導体素子を静電気ダメー ジから保護する能力の観点では、必ずしも十分な態様ではないが、 保護回路406を中継パッドペースへ配置するようにしてもよ い。このような態様を採ると、共通の半導体チップ20、22を 使用していながら、環境条件などによる静電気の発生状況の違い に応じて、適切な保護能力を持つ保護回路406を選択して使用 できる利点がある。

なお、各半導体チップ20,22上のチップ内部回路30,3 2が備える半導体素子の静電気に対する耐性は同じとは限らな いので、たとえば耐性の弱い方にのみ保護回路406を設けても よい。この場合、その耐性は信号ラインごとに異なる場合もある から、信号ラインごとに耐性の弱い方に、すなわち、ある信号ラ インについては半導体チップ20側に、ある信号ラインについて 20 は半導体チップ22側に、というようにバラバラに保護回路40 6を配置させてもよい。

保護回路406は、半導体チップ20、22双方のチップ内部 回路30,32間を直接に接続する際の素子ダメージ(ここでは 特に静電気によるダメージ)を保護することを目的とするもので あるから、接続時にその保護機能を達成するに足りるだけの保護

10

15

20

25

能力を有し、その保護機能が働けばよい。

よって、保護回路 4 0 6 の保護能力は、外部機器との接続や機能検査などに使用される外部接続回路 4 0 , 4 2 内に設けられる静電保護回路 4 0 4 の静電保護能力と異なっていてよい。なお、ここで比較対象となる外部接続回路 4 0 , 4 2 は、チップ間接続部 1 1 の半導体チップ 2 0 , 2 2 から切り離される外部接続回路 4 0 a , 4 2 a であってもよいし、他の辺縁部に設けられている外部接続回路 4 0 , 4 2 であってもよい。これによって、たとえばより小さい面積の保護回路 4 0 6 を備えることで、チップ面積の縮小化を図りつつ、チップの信頼性や歩留まりの向上に加えて、低コスト化も図ることもできる。

また、同様の理由から、保護回路406は、接続工程終了後には不要なものである。また、信号ライン(前例では内部配線14や内部引出線12a)上に保護回路406が存在すると、チップ内部回路30,32にとっては、この保護回路406が信号ライン上に配された負荷となるので、むしろない方が好ましい。よって、チップ内部回路30,32間の接続工程終了後には、保護回路406を信号ラインから電気的に切り離すようにするのがよい。たとえば、第2A図に示した接続構成では、たとえばレーザブローやRIEなどのドライエッチングを利用して、分離ポイントSP2,SP3にて、内部配線14とダイオード406aとを切り離すのがよい。

このように、チップ間接続部11においてチップ内部回路30, 32間を電気的に直接に接続するとともに、その信号ライン上に 保護回路406を設けた構成に依れば、外部接続回路40,42 の切離しを行なった後に、両者を直接に接続配線12によって接

19

続しても、そのチップ接続時の静電破壊から内部素子を保護することができる。これにより、外部接続回路40,42を切り離す前と同等な素子特性を持つチップ内部回路30,32を得ることができる。よって、低消費電力と高速動作性を備えたMCM装置の信頼性や歩留まりを向上させることができる。

<半導体装置の製造方法>

5

10

15

20

25

第4A図乃至第4C図は、第1実施形態の半導体装置1の製造 方法を説明する図である。第4A図に示すように、半導体チップ 120,122を作製する。これらの半導体チップ120,12 2は、第1図を用いて説明した半導体チップ20,22の前身で あり、チップ内部回路30、32、外部接続回路40、42、さ らには電極パッド50、52がそれぞれ設けられている。特に、 チップ内部回路30,32からは、このチップ内部回路30,3 2の機能検査を行なうために必要十分な個数の外部接続回路4 0,42が、その四方に引き出されている。このため、この半導 体チップ120,122の外部接続回路40,42の数、および 電極パッド50,52の個数は、第1図を用いて説明した半導体 チップ20、22におけるこれらの個数よりも多くなっている。 なお、図中、外部接続回路40a,42aおよび電極パッド50 a, 52 aが、後の工程で物理的に切断除去される部分である。 なお、チップ内部回路30、32から引き出された外部接続回 路40、42のうち、後の工程で切断除去される部分の外部接続 回路 4 0 a, 4 2 a が引き出されるチップ内部回路 3 0, 3 2 部 分には、図示を省略した電極パッド(第3A図乃至第3C図の接 続パッド59に対応)が形成されていることとする。この電極パ ッドは、後の工程で他のチップ間との接続を図ることができる程

20

度に微細なものでよい。

5

10

15

また、図示を省略するが、この電極パッドと接続されている、 半導体チップ120,122上のチップ内部回路30,32間の 接続信号ライン(第2A図や第3A図乃至第3C図に示した内部 配線14や内部引出線12a)上には、第2A図や第3A図乃至 第3C図に示した保護回路406が設けられているものとする。 次いで、このような各半導体チップ120,122に関し、検 査用としても使用可能な電極パッド50,52に針当てし、チップ内部回路30,32の機能検査を行なう。この際、各半導体チップ120が設けられた ウエハ状態、および複数の半導体チップ122が設けられたウエ ハ状態にて機能検査を行なうことが好ましい。

そして、各ウエハに形成された個々の半導体チップ120,1 22について、良品であるか否かの判断を行ない、その後、各ウエハを裏面側から研削して各半導体チップ120,122に分割し、この機能検査の結果に基づいて良品と判定されたもののみをピックアップする。

なお、以上のような機能検査の後、第4B図に示すように、各 半導体チップ120,122における一部の外部接続回路40a, 2042aおよび電極パッド50a,52aが設けられている部分を、 ウエハ状態から各チップに分割する際、同時にダイシングにより 切断除去する(切り落とす)ことで、半導体チップ120,12 2を、第1図を用いて説明した構成の半導体チップ20,22の 状態に成形する。

25 もしくは、切断しなくてもよいように、予め内部接続回路に接続するチップの一辺には、電極パッドや外部接続回路を設けない

21

ようなレイアウトにして半導体チップ20,22の形態にしておいたチップを用いる。

ここで除去する外部接続回路40a,42aおよび電極パッド50a,52aは、次の工程で、他の半導体チップとの接続部分に設けられた外部接続回路40,42および電極パッド50,52であることとする。なお、チップ内部回路30,32に対する外部接続回路40a,42aや電極パッド50a,52aの切断位置は、接続パッド59を残すような第3A図乃至第3C図に示した分離の境界である。

10 次に、第4C図に示すように、支持基板10上に、半導体チップ120,122をダイボンディングする。この際、各半導体チップ120,122の接続部分同士が近接して配置されるようなレイアウトとすることが好ましい。

この後、図示を省略するが、各半導体チップ120,122を 覆う状態で、支持基板10上に絶縁膜を形成し、さらにこの絶縁膜に各半導体チップ120,122のチップ内部回路30,32 に設けた接続パッドに達する接続孔を形成する。そして、入出力間を接続して保護回路406を機能させるとともに、この接続孔を介して各半導体チップ120,122のチップ内部回路30, 20 32を直接接続する状態で、絶縁膜上に配線をパターン形成することにより、第1図に示した半導体装置1を得る。たとえば、第 3A図乃至第3C図を用いて説明した構成の回路においては、接続パッド59に達する接続孔を形成し、各半導体チップ120, 122における接続パッド59間を接続配線12で接続する。

25 そして、チップ内部回路 3 0 , 3 2 を接続した後には、たとえばレーザプローや R I E などのドライエッチング手法を用いて、

22

もはや不要な保護回路406を信号ラインから切り離すようにする。

このような製造方法では、必要十分な個数の外部接続回路40,42を用いてチップ内部回路30,32の機能検査が行なわれた後に、不必要な外部接続回路40a,42aをチップ内部回路30,32に対して切り離した状態で、半導体チップ120,122間の接続がチップ内部回路30,32間においてなされる。

5

10

15

20

またこの際には、保護回路 4 0 6 を搭載した状態でチップ内部回路 3 0,3 2 間を接続するので、その際に半導体チップ 1 2 0,1 2 2 に帯電している電荷が接続対象の信号ライン上に流れ込んでも、保護回路 4 0 6 により吸収できるので、静電気によって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりすることを防止することができる。また、接続完了後には、保護回路 4 0 6 を信号ラインから切り離すようにすることで、通常使用時に、保護回路 4 0 6 がチップ内部回路 3 0,3 2 の負荷となることがなく、保護回路 4 0 6 を設けることに起因した動作速度の低下を防止することができる。

このため、機能検査によって十分な信頼性を保証された半導体チップ120,122を用いつつ、この機能検査の際に用いた外部接続回路40a,42aを介さずに接続パッド59にて静電気ダメージの問題を起こすことなく、半導体チップ120,122のチップ内部回路30,32を接続した半導体装置1、すなわち電力消費の低減および動作速度の向上が可能であるとともに、信頼性の高い半導体装置を得ることができる。

25 なお、上記では、保護回路 4 0 6 を信号ラインから切り離すことについてのみ述べたが、製造工程においてチップ間接続部 1 1

10

15

20

25

部分の外部接続回路40a、42aを物理的に切り離さずに残しておく場合には、この外部接続回路40a、42aをチップ内部回路30、32側から電気的に分離する分離回路を設けるようにしてもよい(本出願人による特願2002-67969号参照)。こうすることで、たとえばチップ内部回路30、32の機能検査時のように外部接続回路40a、42aを必要とする場合には、これらを接続させることができる一方、外部接続回路40a、42aを必要としない場合には、外部接続回路40a、42aを切り離し、不必要な外部接続回路40a,42aへの電流の流れ込

なお、このような分離回路を備えた構成は、第2C図を用いて 説明したような、外部接続回路40a,42aが、複数の内部配 線14で共有される構成にも適用可能である。この場合、第3C 図に示した接続パッド59を含む内部回路と外部接続回路40 a,42aとの間に分離回路が設けられることになる。

みを防止し、電力消費を確実に低減することが可能になる。

### <第2実施形態>

第5A図乃至第5B図は、本発明を適用した半導体装置の第2実施形態を説明する図である。この図は、第2実施形態の第3A図乃至第3C図に対応するものである。この第2実施形態の半導体装置1は、入出力間をオンオフ可能な切替回路を用いて、チップ内部回路30,32間を直接に接続している信号ラインから保護回路406を切離可能に構成している点に特徴を有する。半導体チップ20,22としては、切替回路を備えている点が異なるだけであり、半導体装置1の平面図は、基本的には、第1図に示したものと同じと考えてよい。

一方、チップ間接続部11部分の回路構成としては、たとえば、

第5A図に示すように、他方の半導体チップ22(20)のチップ内部回路32(30)と接続される接続パッド59と保護回路406との間に、入出力間をオンオフ可能な切替回路408を備えている。この切替回路408は、たとえば外部からの信号CNTにより、接続パッド59が接続されている信号ライン(図では内部配線14や内部引出線12a)と保護回路406との接続状態を切り換えるスイッチとして設けられているもので、たとえば簡単なアナログスイッチ形式のものであってもよい。

5

15

20

25

このような切替回路 4 0 8 を備えた構成は、第 2 C 図を用いて 10 説明したような、外部接続回路 4 0 a, 4 2 a が、複数の内部配 線 1 4 で共有される構成にも適用可能である。この場合、第 3 C 図に示した接続パッド 5 9 を含む内部回路と保護回路 4 0 6 と の間に切替回路 4 0 8 が設けられる。

このように、第2実施形態の半導体装置1に依れば、切替回路408によって、チップ内部回路30,32を直接に接続している信号ラインと保護回路406との間の電気的な切り離しが行なわれる。このため、チップ内部回路30,32間を接続する際のように保護回路406を必要とする場合には、切替回路408をオンさせて、その入出力間を接続状態とすることで、保護回路406を接続対象(すなわち保護対象)の信号ライン上に接続させることができる。

一方、チップ内部回路 3 0,3 2 間を接続し終えた保護回路 4 0 6 を必要としない時点では、切替回路 4 0 8 をオフさせて、その入出力間を切断状態とすることで、保護回路 4 0 6 を接続対象(すなわち保護対象)の信号ラインから切り離す。これにより不必要な負荷をチップ内部回路 3 0,3 2 に与えることを防止する

25

ことができ、高速動作の達成を図ることが可能になる。

<第3実施形態>

5

第6A図乃至第6B図および第7A図乃至第7B図は、本発明を適用した半導体装置の第3実施形態を説明する図である。ここで、第6A図は、第3実施形態を示す平面図であり、第6B図はこの平面図におけるA-A線断面図である。第7A図乃至第7B図は、第6A図の平面図におけるA-A線断面の詳細を示した図である。

第6A図乃至第6B図および第7A図に示すように、第3実施 形態の半導体装置1は、半導体チップ20,22がバンプを利用 してフェイスダウン実装されている点に特徴がある。その他の構成は第1あるいは第2実施形態の構成と概ね同じであり、チップ 間接続部11のチップ内部回路30,32を直接に接続している 信号ライン上には保護回路406が設けられている。この保護回 路406は、第1あるいは第2実施形態と同様に、チップ内部回 路30,32間を直接に接続する際の静電気ダメージから半導体 素子を保護する目的の他に、フェイスダウン実装のために使用さ れる突起電極(バンプ)を所定位置に形成する際のプラズマダメ ージから半導体素子を保護する目的にも使われる。

20 なお、ここでは、チップ間接続部11の外部接続回路40a, 42aを物理的に切断除去していない形態の半導体チップ20, 22をフェイスダウン実装した場合を代表して例示して説明を 行なう。

第3実施形態の半導体装置1においては、半導体チップ20, 25 22が、バンプの一例である突起電極51を介して支持基板(こ こではインタポーザ)10にフェイスダウン実装されている。こ

26

の支持基板10は、たとえばシリコン基板71上に絶縁膜72を介して高密度に配線73を形成してなる。また、配線73の一部が電極パッド状に形成されおり、これらの電極パッド73c,73 d部分のみを露出させて、他の配線73を絶縁膜74で覆った構成となっている。ここで、電極パッド73cは、半導体チップ20,22と支持基板10との接続を図るための電極パッドである。一方、電極パッド73 dは、支持基板10と外部機器との接続を図るための電極パッドであり、たとえば支持基板10の周縁部に配置される。

5

半導体チップ20,22間の接続は、突起電極51、および突起電極51に接続された支持基板10の配線73によってなされている。突起電極51は、各半導体チップ20,22のチップ内部回路30,32を構成する配線の一部、たとえば図示したような多層配線の、最上層の一部を電極パッド状に成形してなる部分や、第3A図乃至第3C図に示した接続パッド59と、支持基板10の電極パッド73cとの間に狭持されている。これにより、I/O回路などを含む外部接続回路40,42を介することなく、各半導体チップ20,22におけるチップ内部回路30,32間が直接接続される。

20 また、半導体チップ20,22と外部機器との接続を図るために、半導体チップ20,22に設けられた電極パッド50,52 も、支持基板10側に形成された配線73の電極パッド73cに対して、突起電極51を介して接続されている。この電極パッド50,52が接続された配線73は、支持基板10の周縁に引き25 出され、この引き出された配線部分に外部との接続を図るための外部電極パッド73dが設けられている。

27

電極パッド 5 0, 5 2 は、半導体チップ 2 0, 2 2 のチップ内部回路 3 0, 3 2 に対して外部接続回路 4 0, 4 2 を介して接続されており、これにより半導体チップ 2 0, 2 2 のチップ内部回路 3 0, 3 2 と、支持基板 1 0 の外部電極パッド 7 3 d とが、外部接続回路 4 0, 4 2 を介して接続される。

5

この第3実施形態の半導体装置1は、外部電極パッド73dに ボンディングワイヤー73eを接続することで外部機器との接 続が図られる。なお、外部電極パッド73dは、マルチチップ化 された半導体装置のテストを行なうためにも用いられる。

10 なお、第7B図に示すように、外部電極パッド73dに達する外部基板接続用ホール76が、シリコン基板71および絶縁膜72に設けられている形態の支持基板10を使用することもできる。外部基板接続用ホール76内には導電性材料からなるプラグ77が埋め込まれ、プラグ77の表面(シリコン基板71側の面)15 には、この半導体装置を外部機器に接続するための突起電極78が設けられている。なお、突起電極78は、マルチチップ化された半導体装置のテストを行なうためにも用いられる。また、外部電極パッド73dの表面は、図示したように絶縁膜74から露出していてもよいし、絶縁膜74で覆われていてもよい。

20 第3実施形態の半導体装置1の製造方法は、以下の通りである。 先ず、第1実施形態と同様に、内部回路、外部接続回路、さらに は接続パッドがそれぞれ形成された各半導体チップを、第6A図 乃至第6B図における半導体チップ20,22の前身としてウエ 八表面に作製し、これらの各半導体チップに関して、各接続パッ 15 ドに針当てして各内部回路の機能検査を行なう。その後、ウエハ を、第6A図乃至第6B図に示した各半導体チップ20,22に

10

15

20

25

分割して、機能検査で良品と判断されたもののみをピックアップする。また、後に突起電極 5 1 が形成される部分と接続されている、半導体チップ 2 0 , 2 2 上のチップ内部回路 3 0 , 3 2 間の接続信号ライン (第 2 A 図や第 3 A 図乃至第 3 C 図に示した内部配線 1 4 や内部引出線 1 2 a) 上には、第 2 A 図や第 3 A 図乃至第 3 C 図に示した保護回路 4 0 6 が設けられているものとする。そして、この半導体チップ 2 0 , 2 2 において、保護回路 4 0 6 を信号ライン上に設けた状態で、チップ内部回路 3 0 , 3 2 との接続状態が保たれている電極パッド 5 0 , 5 2 上、および他の半導体チップとの接続部分となるチップ内部回路 3 0 , 3 2 部分上に、突起電極 5 1 を形成する。突起電極 5 1 の形成は、半導体チップ 2 0 , 2 2 を分割する前のウエハ状態で行なうとよい。また、突起電極 5 1 の形成は、半導体チップ 2 0 , 2 2 側ではなく、支持基板 1 0 側であってもよい。もしくは、半導体チップ 2 0 ,

ここで、保護回路406を信号ライン上に設けた状態とは、保護回路406を機能させた状態を意味し、半導体チップ20.2 2が信号ラインと保護回路406との間に切替回路408を備えている場合には、その入出力間を接続した状態である。以下同様である。

22および支持基板10の双方に形成してもよい。

この後、保護回路406を信号ライン上に設けた状態で、配線73、および電極パッド73c,73dが形成された支持基板10上に、チップ内部回路30,32形成面を対向させて半導体チップ20,22を実装する。この際、支持基板10の配線73、および突起電極51を介して、半導体チップ20,22のチップ内部回路30.32間が直接接続されるようにする。これにより、

20

半導体装置1を完成させる。

第3実施形態のような構成の半導体装置1およびその製造方法であっても、支持基板10側の配線73によって、半導体チップ20,22のチップ内部回路30,32間が直接接続されるため、上述した第1や第2実施形態と同様に、機能検査によって十分な信頼性を保証された半導体チップ20,22を用いつつ、電力消費の低減および高速動作の向上が可能な半導体装置を得ることができる。

加えて、バンプの一例である突起電極 5 1 が形成される信号ライン上には保護回路 4 0 6 を設けておくようにしているので、バンプ(本例では突起電極 5 1)をチップ表面に形成する際のプラズマ電流が突起電極 5 1 形成対象の信号ライン上に流れ込んでも、保護回路 4 0 6 により吸収できるので、プラズマ電流によって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりすることを防止することができる。

また、保護回路 4 0 6 を信号ライン上に設けた状態で、突起電極 5 1 と支持基板 1 0 の配線 7 3 とを接続させて半導体チップ 2 0, 2 2 のチップ内部回路 3 0, 3 2 間を電気的に直接に接続するので、その際に半導体チップ 2 0, 2 2 に帯電している電荷が接続対象の信号ライン上に流れ込んでも、保護回路 4 0 6 により吸収できるので、静電気によって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりすることを防止することができる。

また、接続完了後、すなわちフェイスダウン実装完了後は、保 25 護回路406を信号ラインから切り離すようにすることで、通常 使用時に、保護回路406がチップ内部回路30,32の負荷と

30

なることもない。これにより不必要な負荷をチップ内部回路30, 32に与えることを防止することができ、高速動作の達成を図る ことが可能になる。

また、第3実施形態の半導体装置1において、支持基板10にシリコン基板71を用いた場合には、支持基板10側への高密度な配線73の形成が可能となり、半導体チップ20,22間を最短距離で接続することができる。よって、さらなる信号遅延の防止と高速化が可能になる。さらに、支持基板10および半導体チップ20,22の両方がシリコン基板を用いたものである場合、これらの膨張係数が等しいため、熱ストレスに起因する接合部(突起電極51による)の断線を防止できる。また、有機基板と比較して熱伝導率の高いシリコン基板を支持基板10として用いることで、チップ内部回路30,32の駆動によって半導体チップ20,22が発熱しても、この熱をより早く放熱することが可能であるため、発熱に起因する動作不良を防止することもできる。

#### <第4実施形態>

5

10

15

20

第8図は、本発明を適用した半導体装置の第4実施形態を示す 断面図である。この第4実施形態の半導体装置1は、半導体チップ20,22同士をフェイスダウン実装している点に特徴を有す る。その他の構成は第1あるいは第2実施形態の構成と同じであ り、チップ間接続部11のチップ内部回路30,32を直接に接 続している信号ライン上には保護回路406が設けられている。

この保護回路 4 0 6 は、第 3 実施形態と同様の目的のもので、 5 チップ内部回路 3 0 , 3 2 間を直接に接続する際の静電気ダメージから半導体素子を保護する目的の他に、フェイスダウン実装の

ために使用される突起電極(バンプ)を所定位置に形成する際のプラズマダメージから半導体素子を保護する目的にも使われる。

第8図に示すように、第4実施形態の半導体装置1は、半導体 チップ20が半導体チップ22に対する支持基板となり、半導体 チップ22が半導体チップ20に対する支持基板となっており、 これらが突起電極51を介してフェイスダウン実装されている。

5

10

半導体チップ20は、たとえばチップ内部回路30のみで構成されており、突起電極51と接続されるチップ内部回路30部分は、このチップ内部回路30を構成する配線81の一部(たとえば図示した多層配線における最上層の一部)を電極パッド状に形成してなり、これにより接続に十分な面積を有していることとする。

一方、半導体チップ22は、チップ内部回路32と、この内部 回路から引き出された複数の外部接続回路42、各外部接続回路 15 42に接続された電極パッドを備えている。このうち、チップ内 部回路32を構成する配線91の一部(たとえば図示した多層配 線における最上層の一部)は電極パッド状に形成され、この部分 において突起電極51を介して半導体チップ20との接続がな されている。各外部接続回路42に接続された電極パッド92は、 20 これらの半導体チップ20,22が搭載された半導体装置と、外 部機器との接続を図るためのものであり、半導体チップ22の外 周側に配置されている。

以上のように、第4実施形態の半導体装置1は、各半導体チップ20,22のチップ内部回路30,32を構成する配線81, 91の一部(たとえば図示したような多層配線の最上層の一部) を電極パッド状に成形してなる部分間に突起電極51を狭持す

ることにより、I / O 回路などを含む外部接続回路を介すことなく、半導体チップ 2 0 , 2 2 のチップ内部回路 3 0 , 3 2 同士が直接接続される。

第4実施形態の半導体装置1の製造方法は、以下の通りである。 先ず、第1実施形態と同様に、内部回路、外部接続回路、さらに は電極パッドがそれぞれ形成された各半導体チップを、第8図に おける半導体チップ20,22の前身としてウエハ表面に作製し、 これらの各半導体チップに関して、各電極パッドに針当てして各 内部回路の機能検査を行なう。その後、ウエハを、第8図に示し た各半導体チップ20,22に分割して、機能検査で良品と判断 されたもののみをピックアップする。

5

10

15

20

ウエハを各半導体チップ20,22に分割する場合には、ウエハ表面に形成された半導体チップの必要部分を残し、他の部分を切断除去する。たとえば、半導体チップ20の前身となる半導体チップからは、外部接続回路および電極パッドを切断除去し、チップ内部回路30のみからなる半導体チップ20を得る。また、半導体チップ22の前身となる半導体チップからは、チップ内部回路32と必要部の外部接続回路42およびこれに接続された電極パッド92のみを残して他の部分を切断除去して半導体チップ22を得る。

もしくは、切断しなくてもよいように、予め内部接続回路に接続するチップの一辺には、電極パッドや外部接続回路を設けないようなレイアウトにして半導体チップ20,22の形態にしておいたチップを用いる。

25 そして、この半導体チップ 20 (または半導体チップ 22) に おいて、保護回路 406を信号ライン上に設けた状態で、チップ

内部回路 3 0 (またはチップ内部回路 3 2)を構成する配線を電極パッド状とした部分上に突起電極 5 1を形成する。なお、突起電極 5 1 の形成は、半導体チップ 2 0, 2 2 を分割する前のウエハ状態で行なうとよい。

この後、保護回路406を信号ライン上に設けた状態で、半導体チップ20と半導体チップ22とをチップ内部回路30,32 形成面を対向させて配置し、突起電極51を介して半導体チップ 22上に半導体チップ20を実装する。この際、突起電極51を 介して、半導体チップ20,22のチップ内部回路30,32間 が直接接続されるようにする。これにより、半導体装置1を完成 させる。

5

10

15

第4実施形態のような構成の半導体装置およびその製造方法であっても、半導体チップ20,22のチップ内部回路30,32間が、I/O回路などを含む外部接続回路を介すことなく直接接続されるため、上述した第1~第3実施形態と同様に、機能検査によって十分な信頼性を保証された半導体チップ20,22を用いつつ、電力消費の低減および高速動作の向上が可能な半導体装置を得ることができる。

また、第4実施形態に依れば、半導体チップ20(または半導20 体チップ22)を支持基板として用いていることで、いわゆるインタポーザを必要としないため、インタポーザ用のコストが掛からない低コストなMCMの実現が可能である。

加えて、バンプの一例である突起電極 5 1 が形成される信号ライン上には保護回路 4 0 6 を設けておくようにしているので、バンプ(本例では突起電極 5 1)をチップ表面に形成する際のプラズマ電流が突起電極 5 1 形成対象の信号ライン上に流れ込んで

も、保護回路406により吸収できるので、プラズマ電流によって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりすることを防止することができる。

また、保護回路 4 0 6 を信号ライン上に設けた状態で、突起電極 5 1 を介して半導体チップ 2 2 上に半導体チップ 2 0 を実装することで、半導体チップ 2 0 , 2 2 のチップ内部回路 3 0 , 3 2 間を電気的に直接に接続するので、その際に半導体チップ 2 0 , 2 2 に帯電している電荷が接続対象の信号ライン上に流れ込んでも、保護回路 4 0 6 により吸収できるので、静電気によって、チップ内部回路に用いる素子の特性が劣化したり破壊されたりすることを防止することができる。

5

10

15

20

また、接続完了後、すなわちフェイスダウン実装完了後は、保 護回路406を信号ラインから切り離すようにすることで、通常 使用時に、保護回路406がチップ内部回路30,32の負荷と なることもない。これにより不必要な負荷をチップ内部回路30, 32に与えることを防止することができ、高速動作の達成を図る ことが可能になる。

なお、第4実施形態においては、1つの半導体チップ22に対して1つの半導体チップ20を対向配置する構成を例示したがこれに限定されることはない。たとえば、半導体チップ22を支持基板として、これに複数の半導体チップ20を実装した構成や、この逆の構成であってもよく、1つの半導体チップに実装する複数の半導体チップは異なる機能または同一機能の内部回路が設けられたものであってよい。

25 以上説明したように、本発明の半導体装置に依れば、チップ内 部回路部分において直接的に半導体チップ間の接続を図ること

により、外部接続回路での電力消費を防止しつつ、当該外部接続 回路を介することによる半導体チップ間での動作遅延を防止す ることが可能になり、MCM型の半導体装置における高速動作お よび低消費電力化を達成することが可能になる。

5

10

また、チップ内部回路間を直接に接続する信号ラインと保護回路との間に切替回路を設けておくことで、デバイス製造時にはその入出力間を接続状態にしてチップ内部回路間を直接に接続したりあるいはバンプを形成することで、静電気ダメージやプラズマダメージから回路素子を保護することができる。また、デバイス製造完了後には、切替回路の入出力間を切断状態にすることで、この保護回路がチップ内部回路の付加となることを回避し、これによって高速動作の達成を図ることができる。

また、本発明の半導体装置の製造方法に依れば、チップ内部回路間を直接に接続する信号ライン上に保護回路を設けた状態で、15 一接続対象部分にバンプを形成する工程を設けたり、あるいは必要十分な外部接続回路を用いて内部回路の機能検査を行なった後、チップ内部回路間を直接に接続する信号ライン上に保護回路を設けた状態で、内部回路部分間において直接的に半導体チップ間の接続を行なう工程を設けるようにした。これにより、十分な信頼性を保証された半導体チップを用いつつ、所望の低消費電力化、高速化を達成するのと同時に、MCMの信頼性向上と歩留まりの向上が可能になる半導体装置が得られる。

また、半導体チップが、保護回路を信号ラインから分離可能な 切替回路を備えていない場合であっても、デバイス製造完了後に、 25 レーザプローやRIEなどのドライエッチングを利用して保護 回路を信号ラインから電気的に分離することで、この保護回路が

36

チップ内部回路の付加となることを回避し、これによって高速動作の達成を図ることができる。

WO 2005/017999 PCT/JP2004/011806

37

### 請求の範囲

1. 半導体素子にて構成された、少なくとも内部回路が形成されている半導体チップを、複数個備えて構成されている半導体装置であって、

前記複数の半導体チップのそれぞれに形成されている前記内部回路同士を接続する信号ラインが電気的に直接に接続されているとともに、

前記内部回路同士を接続する信号ラインの、前記接続に関わる 10 ダメージから前記半導体素子を防止するための第1の保護回路 が設けられている

ことを特徴とする半導体装置。

5

15

20

2. 前記第1の保護回路は、前記複数の半導体チップのうち少なくとも一方のチップ上における、他方の前記内部回路との接続部分と当該半導体チップ上の前記内部回路との間の信号ライン上に配置されている

ことを特徴とする請求の範囲第1項に記載の半導体装置。

3. 前記第1の保護回路は、前記複数の半導体チップの何れのチップ上において、それぞれ前記他方の内部回路との接続部分と当該半導体チップ上の前記内部回路との間の信号ライン上に配置されている

ことを特徴とする請求の範囲第2項に記載の半導体装置。

4. 前記半導体チップには、前記信号ラインと電気的に接続され、当該信号ラインの信号を外部機器に伝達するとともに、当該25 接続に関わるダメージから前記半導体素子を防止するための第2の保護回路を具備した外部接続回路が形成されており、

前記第1の保護回路は、前記第2の保護回路とは別に、前記内部回路同士を接続する信号ライン上に設けられる

ことを特徴とする請求の範囲第1項に記載の半導体装置。

5. 前記半導体チップには、前記信号ラインと電気的に接続され、当該信号ラインの信号を外部機器に伝達するとともに、当該接続に関わるダメージから前記半導体素子を防止するための第2の保護回路を具備した外部接続回路が形成されており、

5

10

20

前記保護回路の前記ダメージに対する保護能力は、前記外部接 続回路が備える、前記第2の保護回路の保護能力と異なる

ことを特徴とする請求の範囲第1項に記載の半導体装置。

- 6. 前記第1の保護回路を構成する回路部材の少なくとも一部 の前記信号ラインに対する電気的な接続と切断とを切替可能な 切替回路を備えていることを特徴とする請求の範囲第1項に記載の半導体装置。
- 15 7. 半導体素子にて構成された、少なくとも内部回路が形成されている半導体チップを、複数個備えて構成されている半導体装置を製造する方法であって、

前記内部回路と、他方の半導体チップ上の前記内部回路との間での電気的かつ直接的な接続に関わるダメージから当該内部回路内の半導体素子を防止するための保護回路とが形成された前記複数の半導体チップについて、前記保護回路を機能させた状態で、前記複数の半導体チップの各内部回路間を、電気的に直接に接続する接続工程

を備えることを特徴とする半導体装置の製造方法。

25 8. 半導体素子にて構成された、少なくとも内部回路が形成されている半導体チップを、複数個備えて構成されている半導体装

置を製造する方法であって、

20

前記内部回路と、他方の半導体チップ上の前記内部回路との間での電気的かつ直接的な接続に関わるダメージから当該内部回路内の半導体素子を防止するための保護回路とが形成された前記複数の半導体チップについて、前記保護回路を機能させた状態で、前記複数の半導体チップの各内部回路間を電気的に直接に接続するための突起電極を形成する電極形成工程

を備えることを特徴とする半導体装置の製造方法。

- 9. 前記保護回路を機能させた状態で、前記電極形成工程によって形成された前記突起電極を用いて、前記複数の半導体チップの各内部回路間を電気的に直接に接続する接続工程を備えることを特徴とする請求の範囲第8項に記載の半導体装置の製造方法。
- 10. 前記接続工程の前に、前記複数の半導体チップについて、 15 当該半導体チップごとに前記内部回路の機能検査を行なう検査 工程を備えることを特徴とする請求の範囲第7項または9項に 記載の半導体装置の製造方法。
  - 11. 前記半導体チップには、前記内部回路からの信号ラインと電気的に接続され、当該信号ラインの信号を外部機器に伝達する外部接続回路が形成されており、

前記検査工程と前記接続工程との間に、前記内部回路同士を直接に接続する対象となる信号ラインに対して設けられた前記外部接続回路の少なくとも一部を電気的に分離する分離工程

をさらに備えたことを特徴とする請求の範囲第10項に記載 25 の半導体装置の製造方法。

12. 前記検査工程を、前記半導体チップ上に形成された前記

WO 2005/017999 PCT/JP2004/011806

40

外部接続回路を介して行なうことを特徴とする請求の範囲第1 0項に記載の半導体装置の製造方法。

13. 前記接続工程の後、前記保護回路を構成する回路部材の少なくとも一部を、前記内部回路同士を直接に接続している信号ラインから電気的に分離する分離工程をさらに備えることを特徴とする請求の範囲第7項に記載の半導体装置の製造方法。

#### 補正書の請求の範囲

[2005年1月06日(06.01.2005)国際事務局受理: 出願当初の請求の 範囲4-11は補正された;出願当初の請求の範囲1-3及び13は取り下げられた; 他の請求の範囲は変更なし。(4頁)]

- 1. (削除)
- 2. (削除)
- 5 3. (削除)
  - 4. (補正後) 半導体素子にて構成された、少なくとも内部回路が形成されている半導体チップを複数個備えて構成されている 半導体装置であって、

前記複数個の半導体チップのそれぞれに形成されている前記 10 内部回路同士を接続する信号ラインが電気的に直接に接続され ているとともに、

前記内部回路同士を接続する信号ラインの、前記接続に関わるダメージから前記半導体素子を保護するための第1の保護回路が設けられており、・

15 前記半導体チップには、前記信号ラインと電気的に接続され、 当該信号ラインの信号を外部機器に伝達するとともに、当該接続 に関わるダメージから前記半導体素子を保護するための第2の 保護回路を具備した外部接続回路が形成されている

15

ことを特徴とする半導体装置。

- 5. (補正後) 前記第1の保護回路の前記ダメージに対する保護能力は、前記外部接続回路が備える、前記第2の保護回路の保護能力とは異なる
- 5 ことを特徴とする請求の範囲第4項に記載の半導体装置。
  - 6. (補正後) 前記第1の保護回路を構成する回路部材の一部が、前記信号ラインに対する電気的な接続と切断とを切り替え可能な切替回路を備えている

ことを特徴とする請求の範囲第4項に記載の半導体装置。

10 7. (補正後) 半導体素子にて構成された、少なくとも内部回路が形成されている半導体チップを複数個備えて構成されている 半導体装置を製造する方法であって、

前記複数個の半導体チップのそれぞれに形成されている前記 内部回路同士を電気的に直接に接続することに関わるダメージ から前記半導体素子を保護するための第1の保護回路が設けら れた前記複数個の半導体チップについて、前記保護回路を機能さ せた状態で、前記複数個の半導体チップの各内部回路間を、電気 的に直接に接続する接続工程を備える

ことを特徴とする半導体装置の製造方法。

20 8. (補正後) 半導体素子にて構成された、少なくとも内部回路 が形成されている半導体チップを複数個備えて構成されている 半導体装

20

置を製造する方法であって、

前記複数個の半導体チップのそれぞれに形成されている前記 内部回路同士を電気的に直接に接続することに関わるダメージ から前記半導体素子を保護するための第1の保護回路が設けら れた前記複数個の半導体チップについて、前記保護回路を機能さ せた状態で、前記複数個の半導体チップの各内部回路間を、電気 的に直接に接続するための突起電極を形成する電極形成工程

を備えることを特徴とする半導体装置の製造方法。

- 9. (補正後) 前記第1の保護回路を機能させた状態で、前記電 10 極形成工程によって形成された前記突起電極を用いて、前記複数 個の半導体チップの各内部回路間を電気的に直接に接続する接 続工程を備えることを特徴とする請求の範囲第8項に記載の半 導体装置の製造方法。
- 10.(補正後) 前記接続工程の前に、前記複数個の半導体チップについて、当該半導体チップごとに前記内部回路の機能検査を行なう検査工程を備えることを特徴とする請求の範囲第7項または9項に記載の半導体装置の製造方法。
  - 11. (補正後) 前記半導体チップには、前記内部回路からの信号ラインに電気的に接続され、当該信号ラインの信号を外部機器に伝達する外部接続回路が形成されており、


前記検査工程と前記接続工程との間に、前記内部回路同士を直接に接続する対象となる信号ラインに対して設けられた前記外部接続回路の少なくとも一部を電気的に分離する分離工程


をさらに備えたことを特徴とする請求の範囲第10項に記載 25 の半導体装置の製造方法。


12. 前記検査工程を、前記半導体チップ上に形成された前記


外部接続回路を介して行なうことを特徴とする請求の範囲第10項に記載の半導体装置の製造方法。


13. (削除)




















Fig.8

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/011806

A. CLASSIFIC	ATION OF SUBJECT MATTER					
Int.Cl7	H01L23/12, H01L25/04, H01L23/	52, H01L27/04				
According to Inte	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SE.						
Int.Cl'	nentation searched (classification system followed by cla H01L23/12, H01L25/04, H01L23/	/52, Н01́L27/́О4				
Jitsuyo Kokai Ji	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004					
	ase consulted during the international search (name of d	lata base and, where practicable, search te	erms used)			
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT	•				
Category*	Citation of document, with indication, where app		Relevant to claim No.			
X Y	JP 2000-332202 A (NEC Corp.) 30 November, 2000 (30.11.00), Full text; Figs. 1 to 4 (Family: none)	,	1-3,7,8 4-6,9-13			
Y	JP 2001-274315 A (Sony Corp. 05 October, 2001 (05.10.01), Full text; Figs. 1 to 7 & US 2002/0004257 A1 Full text; Figs. 1 to 7	),	4-6			
Y	JP 11-505374 A (Sarnoff Corp 18 May, 1999 (18.05.99), Full text; Figs. 1 to 7 & US 5548135 A Full text; Figs. 1 to 7 & WO 96/36988 A2 & EP 826243		4-6			
× Further do	ocuments are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "I" later document published after the international filing date or product the principle or theory underlying the invention			ation but cited to understand invention			
"E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is		"X" document of particular relevance; the considered novel or cannot be consistep when the document is taken alone	dered to involve an inventive			
cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means		"Y" document of particular relevance; the considered to involve an inventive combined with one or more other such	step when the document is			
"P" document published prior to the international filing date but later than the priority date claimed		being obvious to a person skilled in th  "&" document member of the same patent	e art			
Date of the actual completion of the international search 11 November, 2004 (11.11.04)		Date of mailing of the international sear 30 November, 2004				
	ng address of the ISA/ se Patent Office	Authorized officer				
Facsimile No. Form PCT/ISA/21	0 (second sheet) (January 2004)	Telephone No.				
	- ( one one of Cantaly 2004)					

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/011806

C (Continuation)	). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 7-99283 A (Hitachi, Ltd.), 11 April, 1995 (11.04.95), Full text; Figs. 1 to 19 & US 5832595 A Full text; Figs. 1 to 19	6,10-13
Y	JP 8-167703 A (Matsushita Electric Industrial Co., Ltd.), 25 June, 1996 (25.06.96), Full text; Figs. 1 to 22 & EP 707316 A2 Full text; Figs. 1 to 22 & CN 1127428 A & US 5838603 A & US 6064585 A & EP 1154434 A1 & EP 1376593 A	9
	210 (continuation of second sheet) (January 2004)	

A. 発明の属する分野の分類(国際特許分類 (IPC))

Int. Cl' H01L23/12, H01L25/04, H01L23/52, H01L27/04

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01L23/12, H01L25/04, H01L23/52, H01L27/04

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国実用新案登録公報

1996-2004年

日本国登録実用新案公報

1994-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C.	関	運す	る	と認め	られる文献	
	I . minis					

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 2000-332202 A (日本電気株式会社) 2000.11.30,全文,第1-4図(ファミリーなし)	1-3, 7, 8 4-6, 9-13
Y	JP 2001-274315 A (ソニー株式会社) 2001.10.05,全文,第1-7図 & US 2002/0004257 A1,全文,第1-7図	4-6
		,

### IX C欄の続きにも文献が列挙されている。

┃ ┃ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの

電話番号 03-3581-1101 内線 67.64

「&」同一パテントファミリー文献

国際調査を完了した日 11.11.2004 国際調査報告の発送日 30.11.2004 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 大嶋 洋一 大嶋 洋一 大嶋 洋一

東京都千代田区霞が関三丁目4番3号

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 11-505374 A (サーノフ コーポレイション) 1999.05.18,全文,第1-7図 & US 5548135 A,全文,第1-7図 & WO 96/36988 A2 & EP 826243 A	4-6
Y	JP 7-99283 A (株式会社日立製作所) 1995.04.11,全文,第1-19図 & US 5832595 A,全文,第1-19図	6, 10-13
Y	JP 8-167703 A(松下電器産業株式会社) 1996.06.25,全文,第1-22図 & EP 707316 A2,全文,第1-22図 & CN 1127428 A & US 5838603 A & US 6064585 A & EP 1154434 A1 & EP 1376593 A	9
		•